JAPIO
(c) 2007 JPO & JAPIO. All rights reserved.
03301625 **Image available**
REGISTER BANK CIRCUIT

Pub. No.: 02-277125 [JP 2277125 A] Published: November 13, 1990 (19901113)

Inventor: ITO HIROSHI
FUKUOKA HIROSHI
SHINOHARA MAKOTO
YOSHIDA KAZUYOSHI

Applicant: TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP (Japan)

TOSHIBA MICRO ELECTRON KK [000000] (A Japanese Company or Corporation), JP (Japan)

Application No.: 02-003400 [JP 903400] **Filed:** January 12, 1990 (19900112) **International Class:** [5] G06F-007/00

JAPIO Class: 45.1 (INFORMATION PROCESSING -- Arithmetic Sequence Units)

JAPIO Keyword: R131 (INFORMATION PROCESSING -- Microcomputers & Microprocessers) Journal: Section: P, Section No. 1160, Vol. 15, No. 41, Pg. 121, January 31, 1991 (19910131)

ABSTRACT

PURPOSE: To eliminate the need for the selection of the memories repetitively until the bank numbers are switched when the accesses are given to the registers included in a bank by using a bank number decoding signal and selecting all registers equivalent to one bank.

CONSTITUTION: A data bus interface DBI 61 transfers the instructions, the data, etc., between a program memory and a data memory via a data bus DB 69. In this case, the necessary address information is produced by an address generating unit AGEN 62 and supplied via an address bus interface ABI 63 and an address bus AB 68. The instructions read out of the memories are held by an instruction buffer IBUF 64 and then sent successively to an instruction decoder IDEC 65 to be decoded there. A control signal generating unit CONT 66 produces the control signal of each part necessary for the execution of the decoded instructions. A REGISTER BANK block 51 is the assembly of registers turned into banks that is used by a programmer.

® 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平2-277125

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)11月13日

G 06 F 7/00

7313-5B G 06 F 7/00

R

審査請求 未請求 請求項の数 2 (全16頁)

図発明の名称 レジスタバンク回路

②特 顋 平2-3400

②出 願 平2(1990)1月12日

優先権主張 匈平 1 (1989) 1 月13日匈日本(JP) 御特願 平1-7432

②発明者 伊藤 洋 神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

⑫発 明 者 福 岡 浩 神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

⑪出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

の出 顋 人 東芝マイクロエレクト 神奈川県川崎市川崎区駅前本町25番地1

ロニクス株式会社

四代 理 人 弁理士 鈴江 武彦 外3名

最終頁に続く

明 榴 書

1. 発明の名称

レジスタペンク回路

- 2. 特許請求の範囲
- (1) 各行がそれぞれ複数アロックのレジスタよりなるインクを構成し、各列がそれぞれ専用のメモリイスにつながるリード、ライト可能なメモリによって構成されたレジスタアレイと、前記メモリ中の1インク内の全てのレジスタを選択するためのインク選択手段を有することを特徴とするレジスタインク回路。
- (2) 1つ以上のパンク番号を保持するパンク番号保持手段と、そのパンク番号保持手段の出力により前記メモリ中の一連のデータ群を選択するための前記パンク選択手段と、1つ以上のレジスタ番号保持するレジスタ番号保持手段の出力により前記一連のデータ群に対し1つ以上のレジスタのデータを選択するレジスタ選択手段とを具備することを特徴とする請求項1に記載のレジスタパンク国路。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、レジスタインク回路に関し、特にマイクロプロセッサ部を改良する場合に適するものである。

(従来の技術)

この種のレジスタバンク回路は、第3図の様に RAM(リード・ライトメモリ)21と、レジスタ番号を保持するレジスタポインタ28と、パンク番号を保持するペンクポインタ 3と、そのパンクポインタ、レジスタポインタの出力を受けて、アドレスを生成するアドレス生成回路86を有し、そのアドレスを RAM 21に与える事により任意のレジスタをリード、ライトできるようにしたレジスタパンク方式を採っていた。

(発明が解決しようとする課題)

しかしながら上記のものは、次のような欠点があった。

(a) レジスタとして RAM 2 1 を使用するため、

アドレスを与えてから、データバス28上のデータが有効になるまでの時間(アクセスタイム)が 長く、このレジスタバンク方式をマイクロプロセッサ等に導入すると、頻繁に発生するレジスタへ のリーダ、タイト毎に、前記アクセス時間が必要 となり、マイクロプロセッサ等の実行速度が制設 されるため、高速処理を必要とするものには導入 し難い。

(b) 又、通常の RAMをレジスタとして使用するため、同時に2つの異なったレジスタのアータをアクセスする事ができない。 とのため、このレジスタペンク回路をマイクロプロセッサ等に導入すると、2つのレジスタのデータ処理をする時によって、2つのレジスタを1つずつすクセスしたければならないため、処理速度が遅くなる。

そとで上記解3図の欠点を改善するため、第4 図の様をレジスタインク方式について考えてみる。 との方式は、それぞれインクを構成する複数の

レジスタラッチ群31と、レジスタ番号を保持す

(例えば B87 a と B87 b) そして各組は 8 本のコントロール信号からなっている。又、その 8 本のコンントロール信号は、各々レジスタ書号と 1 対1 に対応して、前記レジスタラッチ R0~R7に接続されている。従がって、各々の組から独立に、レジスタラッチ R0~R7の1つを選択する事が可能となっている。第 1 の組に選ばれたレジスタラッチはデータイス 35-2 を通して、データのリード、ライトを行うようにする。

このようなレジスタインク回路を導入したマイ クロプロセッサは、高速のレジスタ転送が可能と なり、実行速度の向上が計れる。

しかし、上配第3図の方式に比べ、次の問題点 を有す。

(a) レジスタラッチによってレジスタを構成するため、第3図の RAM を使用する方式に比べ、回路規模が大きくなるという問題点がある。このため、例えば、第5図の様な回路を集積回路上で実現しようとすると、RAM を使用する方式の倍以上

るレジスタポインタ 32-1、レジスタポインタ 32-2と、パンク番号を保持するパンクポインタ ままと、それらレジスタポインタ、パンクポイン メの出力を受けて、これをデコードするデコーダ 34を有し、そのデコーダの出力により、前配複 数のレジスタラッチ群31から任意のパンクの中 の最大2つのレジスタを選択できるようになって いる。またこの複数のレジスタラッテ鮮ま』は、 各々パンク番号と対応づけられている。ここで、 1パンクが8レジスタで8パンク構成のレジスタ パンタを例にとることにする。第5回、第6回に その詳細を示す。図のよりに各レジスメラッチ詳 31は、レジスタラッチ RO~R7の8つのレジスタ によって構成されている。又デコーダミィの出力 は、パンタセレクト信号 8 セット (B87~BSO) であり、各セットはペンク番号と1対1に対応し て、前記レジスメラッチ群31に接続される。又、 各セットは2つあるレジスタポインタ32-1. 33-20名々により各レジスタが選択されるよう になっている為。さらに2組に分かれている。

の面積を必要とし、場合によっては、必要なレジ スタ数を確保できない可能性がある。

- (b) デコーダ 3 4 が出力するコントロール 線 (前記 パンクセレクト信号及びレジスタ 選択信号) の本数 が多く。集 復回路で使用する場合、 RAM の 方式に比べ配線に必要な面積が大きくなったり、 取り扱いが繁雑になったりする。
- (c) インタの数を増減する際の柔軟性に関しても、増減に伴なって、デューダ部の再設計が必要となり、この方式ではデューダの規模が大きいため、大きな国路変更となる。これは、集積回路上で実現した場合大きな割約となる。

そこで本発明の目的は、「レジスタ数×パンク数」が多くても小規模で、しかも容易な回路で実現でき、かつ高速なレジスタペンク方式を実現すると共に、レジスタ数やパンク数の増減に対しても柔軟に対応でき、コストパフォーマンスの高いレジスタペンク回路を実現せしめるものである。

[発明の構成]

(課題を解決するための手段と作用)

本発りなるべいでは、 おおいまれたいかでは、 ないでは、 はいでは、 はいでいて、 はいでは、 はいでは、 はいでは、 はいでは、 はいでは、 はいでは、 はいでは、 はいでは、 はいでいて、 はいでは、 はいでは、 はいでは、 はいでは、 はいでは、 はいでは、 はいでは、 はいでは、 はいでいる、 はいでは、 はいでは、 はいでは、 はいでは、 はいでは、 はいでは、 はいでは、 はいでは、 はいでいる、 はいでは、 はいでは、

即ち本発明は、インク番号のアコード信号のみで、そのインク番号に対応するインクの全てのレ ジスタが選択されるようにメモリを構成する。そ して、1 インタ分を1 括してメモリから選択し、 保持することにより、高速の処理が可能となる。

されたときの構造のように面積が大きくするとと がなく、小さい固積で比較的多数のレジスタを構 成できる。

(実施例)

以下図面を参照して本発明の実施例を説明する。

第1図(A)は、本発明の適用の板略図である。とれば、マイクロプロセッサの主要部のアロックダイアクラムであり、各機能プロックは、次に述べる通りである。

DBI 6 1 はアータパスインターフェースであり、アータパス DB 6 9 を介してプログラムメモリやアータメモリとの間で命令やアータなどのやり取りを行う。この時必要なアドレス情報は、アドレスパスインターフェース ABI 6 3 とアドレスパスインターフェース ABI 6 3 とアドレスパス AB 6 8 によって供給される。メモリから読み込まれた命令は、命令パッファ IBUF 6 4 に保持され、そして命令アコーグ IDEC 6 8 に順次送られて解読された命

さらに、メモリはレジスタ選択手段としてのマル チプレクサに扱続され、リード、ライトをこのマ ルチプレクサを通して処理されるようにする。又、 とのマルチプレクサは、レジスタ番号によりコン トロールされ、任意のレジスメを選択できるよう になっており、必要に応じて複数のマルチプレク サを用意して、複数のレジスメを同時にアクセス する事も可能にしている。しかもまたパンタ番号 保持手段とレジスタ番号保持手段により、パンク 番号とレジスタ番号を一定期間保持している。と のため、何えば一つのペンク番号を指定し続けて、 一つのパンク内のレジスメ間でデーメを処理する 際に、香地数定時間の短縮が可能となる。つまり、 一度パンタ番号を指定するだけで、あとはそれを **パンク智号保持手段で保持し、そのパンク番号を** 指定しつづければ、改めてペンク番号を指定した **シナ必要がない。これにより、本雌レジスメを用** いたマイクロプロセッサは処理速度の高速化を実 現することができる。

また。レジスタポインタから直接ペンクに配数

今の実行に必要な各部の制御信号を発生する。 ALU 6 7 は算術論理演算ユニットであり、算術演算や動理演算等の各種演算を処理する。REGISTER BANK プロック 5 1 は、プログラマによって使用されるパンク化されたレジスタの集合体である。そのレジスタパンク番号を保持するのがパンクパインタの内容をデコードしてレジスタパンクの選択信号を出かるレジスタパンクの読み出しレジスタ番号を保持しているのが、レジスタパインタ(RP1) 55-1日、

(RP 8) 8 8 - 8 Bである。とのレジスタポインタによって指定されたレジスタを選択し、その内容を出力するためのセレクタブロックとして RSEL 8 6 - Rがある。また、選択されているレジスタパンク内の書き込みレジスタ番号を保持しているのがレジスタポインタ (RP 3) 8 8 - 1 W. (RP 4) 8 5 - 2 W である。このレジスタポインタによって指定されたレジスタを選択し、そのレジスタに書き込みを行なうためのセレクタブロックとして WE EL 8 6 - Wが

ある.

DBy により紫がれ、データがやり取りされる。制御信号発生ユニット CONT 部 6 6 からの出力である IRGx、IRGy、ORGx 及び ORGy は命令によって指定されるレジスタ番号をそれぞれレジスタポインタ に転送する信号線である。 RPO1x、 RPO2x、 RPO3x 及び RPO4x はレジスタポインタ 6 5 から各セレクタ部 56-R 、 86-W につながれた出力信号線である。 BPOx はパンタポインタ 5 1 のパンク 週代 である。 CBx 及びその反転信号 CBx は各レジスタのピットの読みだしアータ信号線である。

これらの機能アロックは、データパス DBx 、

との概略図において、"レジスタR 0 の内容とレジスタR 1 の内容を加算しその和をレジスタR 2 (後述の第 1 図 (B) 参照) に格納する"という命令を実行する場合の例を説明する。

この時パンクポインタ S S は事前に、あるレジ スタパンク番号が設定されているものとする。当

クタアロック WB LL 部 8 6 - W の入力となる。 そして、 レジスタへの書き込み信号が出力されることによ り R 2 への書き込みが行なわれる。この様に各命 令の実行が行なわれていくことになる。

また、レジスタポインタ(RP1)85-1R、(RP2)85-2R、(RP3)65-1W並びに(RP4)85-2Wに対するレジスタ番号の設定は、ALU 67にかける演算中などのように、それぞれのレジスタポインタの動作の空きがあるときに随時設定することが可能であり、演算の実行とレジスタポインタの設定は並行して行なえる。したがって、実行中の命令と次の処理を重ね合わせて処理効率の向上を図るとともできる。

更に、第1図(B)は本願発明であるレジスタインク国路の実施例の概略的構成図、第2図は同構成を更に具体化した図である。即ちこの構成は、各行がそれぞれ複数プロックのレジスタよりなるインクを構成し、各列がそれぞれ専用のメモリイス62につながるリード、ライト可能なメモリ51と、1つ以上のインク番号を保持するインク番号

該命令は命令パッファ IBUF 6 4 L り取り出され、命令デコーグ IDEC 部 6 3 に L り解読され、各 制御信号が発生される。 この時、信号線 IRGx に R 0 に対応するレジスタ 替号データが、また、信号線 IRGy に R 1 に対応する レジスタ 替号データが出力され、レジスタポインタ RP 1 と RP 2 に各々設定される。 そして、信号線 ORGx には R 2 に対応するレジスタ 番号データが出力され、レジスタ ポインタ RP 3 に設定される。その後、レジスタ に対する説みだし信号が出されることにより、セレクタ RSEL アロック 8 6 - B から R 0 の内容がデータ パス DBx に、R 1 の内容がデータパス DBy に出力される。

ことで、本実施例は複数のデータパス DBx、DBy を用いることで、このような処理に際しても
2 つのデータを同時に移動でまる。

DBx と DBy 上に出力されたデータは演算ユニット ALU 6 7 の両方の入力にそれぞれ取り込まれる。 制御信号発生ユニット CONT 部 6 6 より加算の制御 信号が出され、 ALU 6 7 にて加算が行なわれる。 との加算の和はデータイス DBx に出力されてセレ

第2 図では、パンク番号保持手段 5 3 はパンクポインタで、パンク選択手段 5 4 は行(ROW) アコーダで、レジスタ番号保持手段 5 5 はレジスタポインタ 5 6 はマルチプレクサでそれぞれ実現されている。レジスタの 1 プロック 8 は 1 ピットレジスタでもかまわない。また本例は、パンク数 8、各パンク内のレジスタ数 8、各レジ

スタ長8ピット、同時にアクセスできるレジスタ 数2のレジスタパンク回路となっている。また本 例では、リード、ライト可能なメモリS1と、ペ ンク番号を保持するペンクポインタ(3ピット) とその出力をデコードする ROW デコーダ(出力 8 本)を有しており、メモリ & A は、 ROW アコーダ 5.4の出力に対応して8つのペンクに分かれてい る。メモリ5」は、横方向に並らぶ1進のレジス メ群(B0~R1)で1パンクを形成している。パ ンクポインタSSに任意のパンク番号(0~1) を設定すると、その出力は行デコーダゟ4へ入力 され、行アコーダはこれをデコードし、設定され たパンク番号に対応する出力信号を1本、有効な 状態に遷移させる。とれにより、メモリの、8八 ンクの内の1パンクが選択され、その選択された パンク内の全てのレジスタ(RO~R1)は、それ ぞれ専用のメモリペス88を通じてマルチプレク サδδへ接続される。この時、遺れされていたい **パンクの各レジスタは電気的に、メモリパス 5 2** から絶縁されている。

88-2により指定されたものが、マルチアレクサ 88を介してアータイス87-1, 87-2へ出力される。

一方ライト時には、レジスタポインタ 8 5 - 1, 8 8 - 2 で任意数(との例では当然 2 つ)のレジスタを選び、ペンクポインタ 5 3 で任意(との例では当然 1 つ)のペンクを指定して、この指定されたペンクの 2 つのレジスタ R にデータを書き込めはよい。

以上の様に、本実施例の回路では、一度レジスタポインタを設定すると、メモリる 1 中の 1 パンク分の 8 つのレジスタが、常時 ROW デコーダ 5 4により選択されてかり、メモリバスを経由してマルナプレクサと接続されている。 従がって、パンク内のレジスタのリード、ライトは任意のみでよく、2 のレジスタポインタ 5 5 - 1 、5 5 - 2 に改立してレジスタ番号を設定する事により、同時に、2 つの異なるレジスタをアクセスする事もできる。

本例では、パンク数8、パンク内のレジスタ数

又、本例において、図のマルチプレクサる8は レジスタ番号を保持するレジスタポインタ 88-1 (3ピット)、これとは独立にレジスタ番号を保 持するレジスタポインタ 88-2 (3 ピット) に接 続されており、2つのレジスタポインタの出力に 応じてメモリペス88の選択を行なり。レジスメ オインタ 88-1 によって選択されたメモリイスは、 データペス 57-1 と、レジスタポインタ 65-2 に よって選択されたメモリバス62は、データバス 51-3とマルチプレクサを通して接続される。図 の様にメモリパス (MBao~MBar)は各々レジスタ 番号と1対1に対応してかり、前配の様に、メモ リパスがマルチプレクサSSを通して、アータパ ス(アータペス 87-1。アータペス 87-2)と接 続されることにより、各レジスタのリード、ライ トが行なわれる。

つまりリード時には、パンクポインタ 6 3 で 1 行のパンクが選ばれて、そのパンクのレジスタ R 0 ~ B 7 までのデータがメモリパス 6 3 に出力 される。その出力のうち、レジスタポイン 9 5 5 - 1.

8、各レジスタ長8ビット。同時にアクセスできるレジスタ数2としたが、これに限定する必要はなく、パンクポインタ長、レジスタポインタ数、マルテプレクサ等を変える事により任意のレジスタパンク国路を構成する事ができる。

又、更に第1図以中のレジスタインク 5 1 が第7図のようなレジスタモデルで構成されている場合を例として、本発明のレジスタインクの構成例を説明する。

第7図(A), (B)は、レジスタモアルを示している。各レジスタBは、1アータを記憶する最小単位の構成が101であるピット0(b0)からピットa(ba)までのa+1ピットで構成されている。そのレジスタBがR0からBkまでのk+1本で1つのレジスタパンクを構成する。また、そのレジスタパンクがBANKのからBANKmまでのm+1パンクで構成されているレジスタモアルである。例えば4ピットのレジスタモアルであれば各レジスタは4ピットでとに信号が扱われ、さらにその後のセレクタ、アータパス等も4ピットに対応した

回路構成が適用されるが、本顧のレジスタは任意のピット数に対して適用が可能である。これらのピット数を『データ処理単位ピット数』と呼ぶと、第7図の1つのBANKは、データ処理単位ピット数の最小レジスタ101で構成されている。つかり、そのレジスタは8つの最小レジスタ101で構成されている。このレジスタRが複数個構成されて1パンク(BANK)を形成している。

レジスタパンク内の各レジスタは第8図,第9 図の例に示すように。同じレジスタ番号のレジス タを同じ列になるように配置する。

また、第10回の例のように、レジスタ内の名 ピット」01は、レジスタ番号の同じピットが列 方向に重なるように配置される。たか、各ピット 列にはプリチャージ回路PBとセンス回路SAが 1列に1対配置される。

第11図は、これらのセル CELL、 PR並びに BA の詳細回路例である。 C B 及びその皮板信号である C B はセル列のピットパスである。 B S はセル

級 C B が接続され、ゲートが行選択信号線 Bg に接続された第2 FET 1 1 3とからなっている。

そして、ピット線CB、CBの電位を確定させるセンスアンプは、正電位電源 Vdd と、ピット線 対CB、CBと、ピット線CBに一端が接続された第1 FET 117 の他端がその一端に接続され、もう一方のピット線CBにそのゲートが接続された第2 FET 118と、ピット線CBに一端が接続され、第1 FET 117 のゲートともう一方のピット線CBにそのゲートが接続された第3

は、ピット級対CB、CBと、その一端がピット級CBに接続されかートが行通択信号級BBに接続されかートが行通択信号級BBに接続された第1FET111と、この第1FET111の他端にその一端を接続された第1インパータ113 と、この第1FET111の他端にその一端を接続され第2インパータ114と、この第1インパータ 113の他端と第2インパータ114の他端にその一端を接続され、その他端にも9一方のピット

データを直接電荷として記憶するための CELL

のどれかを選択するかを指定する選択信号である。 この信号がハイレベルになったところに対応する 入力がレジスタポインタへの入力となる。 LRは レジスタポインタのレジスタ番号設定信号である。 LRがローレベルになると入力のデータを取込み、 ハイレベルになったときそのデータを保持することになる。 第12 図中の入力信号である DBェ 0 から DBェのが第1 図(A)にかける DBェデータバスを意味 し、DBy0 から DBya は第1 図(A)にかける DBェデータ パスを意味してかり、 I/ORG10 から I/ORG11は 第1 図(A)にかける信号観 IRGェ、 IRGy、 ORGェ、 ORGyを意味している。 RPO0 から RPO1はレジスタポインタからの出力であり、 第1 図(A)にかける信号観 RPO1ェ、RPO2ェ、RPO3ェ、RPO4ェを意味している。

第19図にレジスタポインタの更新のタイミング例を示す。この例は IRGx 上のレジスタ番号 "01" (16進数)を RP」に取り込み、レジスタ選択信号 (R80から R8k)が変化するまでのタイミングを表している。

第13回は、第1回囚におけるライトセレクタ

たレジスタ番号を設定する。との RP3 の出力を RP3DECによりデコードすることにより R830x 信号 がハイレベルとなり、それ以外の選択信号8831x。 …… は、ローレベルとなる。ことでデータパス DBz 側の書き込み信号 WBz がハイレベルとなると NANDO の出力のみがローレベルとなる。との NANDO の出力につながれているROに対応した 8 0 プロックの DBz 側のパッファがアクティブと なり、DBx 上のアータがそれぞれのピットに対応 したピットパス CB00。 CB01、.....、CB0a 化供給さ れ、それぞれのデータの反転信号がピットペス CB00、CB01、....、CB0m に供給される。この時、 他のレジスタ番号に対応したピットパスは何も影 冬を受けないことになる。セル部分においてはい ずれかのレジスタパンクに対応した1行のセルの 選択信号(BS)はハイレベルとなっており、プリ チャージ回路 P R とセンス回路 8 A は非アクティ アとなっている。とのよりな状態でROの各ピッ トに対応したピットパス上に DBz のデータが強制 的に供給されるので、選択されているセル中の

WSEL S S - W の詳細 国路 例である。 レンスタポイ ンタ RP3 、 RP4 の出力の RPO 3 0 から RPO3」と RPO4Qから RPO4」を入力しデコーグ RP3DEC かよび RP4DECでデコードし、書き込みを行うレジスタに 対応した選択信号 R830x 。 R831x 、 R840y 。 DBz と DBy の二つのアーメパスからの書き込みア ータ経路があるため、それぞれに対応した書き込 み信号WRx。 WRy があり、レジスタ選択信号と組 み合わせられて実際の書き込み信号となる。この 書き込み信号はレジスタ単位で共通に装続されて なり、一つの昔も込み信号により一つのレジスタ のすべてのピットに書き込みが行われる。また、 ライトセレクタ WBEL 部の構成要素である。S O はデ ータパス DBx と DBy に接続されており、それらの どちらかを選択するかは書き込み信号により決定 される。

ことで、アータイス DBz 上のアータをレジスタ B O に書き込む場合を例にとると、次のような動作となる。レジスタポインタ RP3 に B O に対応し

BOに対応したピットのセルはピットパス上のアータを書き込まれてしまりことになる。それ以外のセルにおいてはピットパスの状態が変わらない為、何も変化は起こらない。書き込みに必要な時間が経過すると、WRIX 信号はローレベルとなり。いままで DBIX 上のアータをピットパスに供給していた WB RL のBOに対応したBOは非アクティアとなる。ROに対応したピットパスは書き込まれたアータを保持し、あたかも読み出しが行われたのと間じ状態になる。

このようにして、レジスタへの書き込みが行われる。したがって、既成の RAM を用いた場合のように書き込みアドレスに対応したデコーダの設定やピットペスのプリテャージ動作等は一切不要であり、さらに書き込み動作後の再読み出し要求に対しても何も動作を必要としないで済むことになる。

第 2 1 図に R 0 に DBx 上のデータ * 5 5 * (18 進数) と、 B 1 に DBy 上のデータ * AA * (1 6 進 数) を同時に書き込むときのタイミング例を示す。 第14回は第1回(A)にかけるリードセレクタREEL 86-Bの詳細回路例である。レジスタポインタRPO、RP1の出力のRPO10からRPO1jとRPO2jを入力としたデコータRP1DECとRP2DECにより、レジスタ選択信号RS10x、RS11x、RS20x、RS21y、…… が生成される。第1回(A)の例では

個 の NAND - NOT 回路で構成される。

第16図は、パンクポインタBPの評細国路例である。第1図仏の例にかいては、パンクを持つと DBy の二つの入力を持っている。 はアータパス DBx と DBy の二つの力の所に 2 入力を クッチ 回路の いる。 パンクーク が のマルチアン が 付け BEL 2 りの で スタッチ 信号は LB である。 パンターンチャンク で BPO から BPO 1 は アータを保持 フェットで とった で のから BPO 1 は アータを 保持 フェットで で スタパイン タットで は アータを 保付 フェットで は アータを 保付 フェットで は アータ を 保付 フェットで は アータ を 保付 フェットで なった が 構成され、16 パンクの 場合は 4 ピットで 構成される。

第 1 7 図は第 1 図(A)中のデコーグ DEC の詳細回路例である。 ペンクポインタ B P の出力信号である BPO0 から BPO1 を入力しペンク選択信号(BSO から BSm)を生成するデコーダ回路である。 ペンク選択信号はレジスタペンク 5 1 の行選択信号 B S

たがって、銃み出しを行いたいレジスタに対応したレジスタ番号をレジスタポインタに設定して、 銃み出し借号を印加することによりセレクタ国路 8 I から所望のデータイス DBx 、 DBy に即座にデ ータが出力されることになる。

とのよりに本題のレジスタは、アクセスタイムを必要とされるのは、レジスタインクの切り替え時点にかいてのみであり、この動作にかいてはアクセスタイムは問題にならない長さである。

第20回にレジスタR0とR1の内容を DBx とDBy に同時に読み出すとものタイミング例を示す。

この国路構成を採用することで高速な動作を必要とし、なかかつ、書き込み後の再読み出しを必要とするレジスタを容易な構成で実現することが 可能となっている。'

第15図はレジスタポインタの出力からレジス タ選択信号を生成するアコーダ RPIDEC、RP2DEC、 RP3DEC かよび RP4DEC の弊細回路例である。レジス タポインタが 3 ピットであるならば 8 個の NAND -NOT 回路で構成され、 4 ピットであるならば 1 6

に接続され、パンクポインタによってレジスタインタ 5 1 0 1 行のセルが選択されるようになっている。

DI8 信号線はペンクポインタの切り着わり時点でペンク選択信号が不安定な状態になるため、その期間中はいずれの選択信号も非アクティブにしておくための、ペンク選択禁止信号である。

第18図にレジスタペンク切り替えタイミング 例を示す。この例では、DBx アータペス上の"01" (16進数)といりアータを取り込むことによって、レジスタペンターを選択し、そのレジスタパ ンターのすべてのレジスタのすべてのアータピットを読み出すまでのタイミングを示している。

パンクポインタへのアータフッチ信号(LB) がアクティブになったときには、その期間中パン ク選択信号を禁止する為に DIS 信号がアクティブ となる。また、この期間を利用してレジスタパン ク 8 1 内のピットパスをプリチャージするために PRC 信号パルスが生成される。これは、新規に選 択されるレジスタパンク 8 1 上のセルのアータが 破壊されないために必要となる。ラッチ信号(LB)が非アクティブになると、パンク選択禁止信号(DIS)も非アクティブとなり、レジスタパンク1の選択信号(BS1)だけがハイレベルとなる。この選択信号によりレジスタパンク51に対応したセルー行が選択され、各々のセルに接続されたピットパスをセルのアータで駆動し始め、その後センス回路(SA)を動かせるためにSNS、SNS信号パルスを印加する。センス回路(SA)が動くと、レジスタパンク51内のピットパス上のアータはそれぞれの状態に確定される。

このようにして、レジスタパンクの切り替えと その切り替えられたレジスタパンク内のすべての レジスタのすべてのピットのデータが読み出され、 読みだしアータ信号級(BB)を経由してリード セレクタ RSEL 国路の入力に供給されるととになる。 レジスタパンク 5 1 内のプリチャージ回路(PR) とセンス国路(SA)はレジスタパンク切り替え 時に動き、レジスタの読みだし動作や書き込み動 作にかいては動かないようになっている。

ピスタ選択手段を切り換えるだけであるので、パンク番号が切り換わるまでメモリの選択を複数用である。又、マルチプレクサを複数用意することによって、複数り一度で複数のレジスタ音のアクセスが可能となる。このととは不要となが存在することになるので高速なアクセスが可能となる。

また、従来の第4図~第6図の方式では、レジスタラッチによってレジスタを形成するため、回路規模が大きくなったり、デコーダの出力本数も多くなるため、集積回路で実現する際は面積が非常に大きくなる欠点を有していた。又、レジスタ数やパンク数の増減に対しても、回路規模の大きなデコーダの設計変更を必要とし、柔軟性はなかった。

これに対し本発明は、マイクロプロセッサ内の レジスタとして好通でデコーダ、マルチプレクサ 以上の本発明の適応例の説明においても明らかなように本発明によって、既成の BAMを用いたときに必要とされるアドレス動作を必要としないでデータをアクセスできるため、レジスタラッチと同様に高速なアクセスが可能であり、大容量であるにもかかわらず回路規模の小さいレジスタペンク回路を容易にかつ安価に作成できることとなる。

[発明の効果]

従来の第3図の方式では、レジスタとしてRAMを使用し、ペンク番号及びレジスタ番号から1つのアドレスを生成して、レジスタをアクセスするようにしていたため、同じペンタ内のレアメでも毎回レジスタをアクセス毎に、前配アドレスを与え直さざる得なかった。また原理的に、一回に1つのレジスタしかアクセスする事ができなかった。

とれに対し本発明はパンク番号のデコード信号 により、1パンタ分の全てのレジスタを選択でき るため、パンク内のレジスタをアクセスする時に は、レジスタ番号によってマルテブレクサ等のレ


等も小さなもので済む。又、レジスタ数の増減も。 主として、四路の小規模なデコータとメモリの増 波のみで済むため柔軟性に富む。


以上のように本発明は、回路規模、高速性、レ ジスタ数の条軟性に含むレジスタインタ回路を容 易にしかも安価に実現できるととになる。特にマ イクロプロセッサ、集積回路に組み込むと、チッ プ面積の専有率やシステム能力等において、その 実力を充分に発揮し、コストパフォーマンスの良 い優れたものが実現できる。


4. 図面の簡単な説明


第1図は本発明の実施例の構成図、第2図は構成の一部詳細図、第3図ないし第6図は本発明が通用されないレジスタインク回路図、第7図はレジスタの構造を示す概念図、第8図はレジスタ配置列を示す概念図、第10図はピット配置列を示すである。第11図ないし第17図は上記図は同名部の動作を示すタイミンクチャートである。


5 1 … レジスタアレイ(レジスタインクプロック)、5 2 … メモリイス、5 3 … インク番号保持手段、5 4 … デコーダ、5 3 … レジスタ後号保持手段、5 5 - 1 W~ 5 5 - 2 R … ペンクポインタ、5 6 … アンシスタ選択手段。56 - W … 書き込み仰セレクタ、56 - R … 読み出し仰セレクタ、57 - 1,57-2 … データイス、6 1 … データイスインターフェース、6 8 … アドレス発生器、6 3 … アドレスイスインターフェース、6 8 … アドレスペスクテコーダ、6 6 … 創御信号発生ユニット、6 7 … 算術論理はユニット、6 8 … アドレスパスのデコーダ、6 8 … アドレスパスのデコーダ、6 8 … アドレスパスの



















DByn DBy2 DBy1 DBy0 OBxn RPO46 RPO31 RPO3j RPO41 RPO4j DBx2 DBx1 DBx0 so RP3DEC RP4DEC so so so 50 RS30x RS40y NANDo--RS31x -RS41y CB00~ CBoo CBot ~ CBoi CBon-ÇBon CB₀₂ CB02 CBIÓ CB10 WRx


第13図





第 14 図





特閒平2-277125 (15)














第1頁の続き

⑫発 明 者 篠 原 皷 神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

②発 明 者 吉 田 和 義 神奈川県川崎市川崎区駅前本町25番地 1 東芝マイクロエレクトロニクス株式会社内